PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-157254

(43)Date of publication of application: 30.06.1988

(51)Int.CI.

G06F 15/06

G06F 12/16

(21)Application number : 61-304458

(22)Date of filing:

20.12.1986

(71)Applicant: FUJITSU LTD


(72)Inventor: MASAKI SATORU

(54) SINGLE CHIP MICROCOMPUTER

,....

(57)Abstract:

PURPOSE: To protect the storage contents of a RAM when a power supply is cut off by transferring collectively data to an EEPROM from the RAM with stand-by start within the RAM. CONSTITUTION: When the power supply voltage drops, a power supply voltage detecting circuit 31 detects this voltage drop and a stand-by control circuit 30 is started to send a control signal to a nonvolatile RAM 24. Then all storage contents of a RAM 24a storing various data within the RAM 24 are collectively transferred to a rewritable ROM 24b by the control signal. These storage contents are held although the power supply of a computer is completely cut



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 157254

@Int_Cl.⁴

識別記号

庁内整理番号

43公開 昭和63年(1988)6月30日

G 06 F 15/06 12/16 P - 7343 - 5B Q - 7737 - 5B

審査請求 未請求 発明の数 1 (全4頁)

国発明の名称

シングルチツブ・マイクロコンピユータ

②特 願 昭61-304458

塑出 願 昭61(1986)12月20日

@発明者 正 木

悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 井桁 貞一

明何和二音

1. 発明の名称

シングルチップ・マイクロコンピュータ

2.特許請求の範囲

少なくともCPU(21).ROM(23).RAMを内蔵しており、これらの各回路(21.23)の消費電流を低減して動作を停止させるスタンパイ制即回路(30)を有するコンプリメンタリーMOS構成のシングルチップ・マイクロコンピュータにおいて、

該 C P U (2 1) で ア ク ヒ ス 可 能 な R A M (2 4 a) と 該 R A M (2 4 a) に 対 応 し た 書き 換え 可 能 な R O M (2 4 b) と で 一 括 デ ー タ 転 送 を 行 な う 不 履 発性 R A M (2 4) を 有 し 、

該スタンパイ制御回路(3·0) の起動により該 CPU(2 1) でアクセス可能なRAM(2 4 a) の記憶データを該出き換え可能なROM(2 4 b) に一括して転送する構成としたことを特徴とする シングルチップ・マイクロコンピュータ。

3. 発明の詳細な説明

(似股)

木発明はマイクロコンピュータであって、不確 発性RAMを内蔵し、スタンパイ起動で不輝発性 RAM内のCPUアクセス可能なRAMから書き 換え可能なROMに一括データ転送を打なうこと により、電源遮断時のRAMの記憶内容を保護する。

(産業上の利用分野)

本発明はシングルチップ・マイクロコンピュータに関し、CPU、ROM、RAMを内蔵するシングルチップ・マイクロコンピュータに関する。 シングルチップ・マイクロコンピュータに関する。 ジングルチップ・マイクロコンピュータは集積 図路 1 チップ内にCPU、ROM、RAM、「/ Oボート等を全て内蔵している。

(従来の技術)

び来より、シングルチップ・マイクロコンピュ - 夕の中にはコンプリメンタリーMOS(以下 「C-MOS」という) 構成のマイクロコンピュ ータがある。

C-MOS構成のマイクロコンピュータでは、スタンパイ制御回路を設けることによってマイクロコンピュータの動作が必要ないとき、CPU。クロック発生器等の動作を停止させて、マイクロコンピュータの制質電流を通常動作時の数元Aから数ルAに減少させている。

(発明が解決しようとする問題点)

しかるに、従来のシングルチップ・マイクロコンピュータでは、指題が完全に遮断した場合には、内蔵RAMの記憶内容が消失してしまう。

上記電源遮断時のRAM紀憶内容を保護しようとした場合、マイクロコンピュータに不輝発性RAMを接続することが考えられる。不揮発性RAMとはスタティックRAMとエレクトリック・イレーザブル・ROMと有し、両者間でデータの転送が可能なメモリである。

しかし、上記の構成をとっても不揮発性RAM

え可能なROM(24b)とで一括データ転送を 行なう不御発性RAM(24)を有し、

スタンパイ制御回路(30)の起動によりCPU(21)でアクセス可能なRAM(24a)の記憶データを書き換え可能なROM(24b)に一括して転送する。

(作用)

本発明においては、治療電圧が低下したとき、その検出信号によってスタンパイ制御回路(30)が起動されると、不揮発性RAM(24)を構成してPU(21)からアクセスされて各種データを記憶しているRAM(24a)の全記憶内容が同じく不揮発性RAMを構成する温き換え可能なROM(24b)に一括して転送され、マイクロコンピュータの電源が完全に遮断されても保持される。

(実施例)

第1回は木発明のシングルチップ・マイクロコ

内のスクティックRAMからエレクトリック・イレーザブル・ROMへのデータ転送には略 10 ms ecを変し、また上記データ転送の制御はマイクロコンピュータのCPUで行なわれなければならない。 電源電圧の低下を検出した後CPUでデータ転送制御信号を生成するにはある程度の時間を変し、これによって不揮発性RAM内のデータ転送を開始すると、このデータ転送が終了する前に電源電圧がOVまで低下してしまい、スタティックRAMの記憶内容を保護できないおそれがあるという

木発明は、上記の点に鑑みてなされたものであり、電源遮断時のRAMの記憶内容を保護するシングルチップ・マイクロコンピュータを提供することを目的とする。

(問題点を解決するための手段)

周題点があった。

木 発明の シングルチップ・マイクロコンピュータは、CPU(21)でアクセス可能なRAM (24a)とRAM(24a)に対応した哲き換

ンピョークのプロック系統図を示す。

同図中、マイクロコンピュータ20はC-MO S構成で、半導体1チップに構成されている。

マイクロコンピュータ20内のCPU21はパ

スライン22を介してROM23,不都発作RAM24, 1 / Oボート25夫々と接続されている。 CPU21はクロック発生器26よりクロック 信号を供給されて動作を行ない、ROM23に B 納されているプログラムを順次読み出して実行し、その実行の際に不揮発性RAM24にデータの書き込み及び読み出しを行ない、また 1 / Oボート25を介して入出力端子27よりデータの入出力を行なう。

上記の不様発性RAM24はスタティックRAM(以下「SRAM」という)24 aとエレクトリック・イレーザブル・プログラマアルROM(以下「E^z PROM」という)24 bとより構成されている。SRAM24 aとE^z PROM24 bとは実々の記憶領域が1対1に対応しており、両者間のデータ転送は一括して行なわれる。

特開昭 63-157254(3)

ただしSRAM21aからE² PROM24bへのデークの当き込みは略10msecを要し、E² PROM24bからSRAM24aへのデータの当き込みは数 100μsec である。また、不揮発性RAM24内でCPU21が直接アクセス可能であるのはSRAM24aであり、E² PROM24bは出き換え可能な退溜用の所割シャドーROMである。

スタンパイ制御回路30はCPU21よりスタンパイ尼動度求があったとき、又は電源電圧検出回路31がマイクロコンピュータ20に供給される電源の電圧低下を検出した検出値得を供給されたときに起動する。スタンパイ制御回路30はシーケンサーの一種であり、クロック信号よりスタンパイ尼動を行なう制御信号を生成して不揮発268ハM24及びCPU21、クロック発生器26

これによってSRAM24aのデータが一括してE² PROM24bに転送されて保持され、C PU21,クロック発生器26等の全回路はその

24 bに転送される。また、CPU 2 1 は同図 (E)に示す如く上記糾御信号の立上がり時より 停止(ホールト)状態となり、電源電圧が OVと なると非作動状態となる。

また、電源電圧が所定値Vccとなった後、端子32より第2図(F)に示す如きスタンパイ解除信号が入来すると、E² PROM24 DのデータがSRAM24 aに転送され、かつCPU21 は作動を開始する。

このように、CPU21で不揮発性RAMのデータ転送制御信号を生成するのではなく、スタンバイ制御回路30で直接不輝発性RAM24のデータ転送制御信号を生成するので、電源が遮断されるまでにSRAM24aの全記低内容をE2PROM24bに転送することが可能であり、SRAM24aの記憶内容を完全に保護できる。

また、C-MOS構成のシングルチップ・マイクロコンピュータに従来より内蔵されているスタンパイ制御回路30を利用しており、木類発明では実質的にE2PROM24bが増すだけで済み、

動作を一時停止する。また、スタンパイモードに よってほグロック発生器26は動作を継続する場合もある。

また、スタンバイ制御回路30は、スタンバイ動作中に、電子32よりスタンバイ解除要求があったときスタンバイ解除を行なう制御信息を生成して不揮発性RAM24及びCPU21,クロック発生器26等の全回路夫々に供給する。

これによってCPU21. クロック発生器 2 6 等の全回路はその動作を再開し、E² PROM 2 4 b のデータが一括してSRAM24aに転送されてCPU21によるアクセスが可能となる。

ここで、マイクロコンピュータ20の動作中にその電線電圧が第2回(A)に示す如く変化したとき、電標電圧検出回路31は同図(B)に示す如き検出借号をスタンパイ制御回路30に供給する。このため、スタンパイ制御回路30は同図(C)に示す制御信号を不確発性RAM24に供給し、不揮発性RAM24内で第2回(D)に示す如く、SRAM24aのデータがE² PROM

岡路福成が簡単である。

なお、電線電圧検出回路31はシングルチップ・マイクロコンピューク20の外部に接続しても良く、上記実施例に限定されない。

(発明の効果)

上述の如く、本発明のシングルチップ・マイクロコンピュータによれば、作動中に電源が遮断しても、RAMの記憶内容が消失することがなく、記憶内容を保設することができ、その回路構成が簡単で実用上極めて有用である。

4. 図面の簡単な説明

第 1 図は本発明のシングルチップ・マイクロコンピュータの一実施図のプロック系統図、

第 2 図は第 1 図示のマイクロコンピュータの動作説明用タイミングチャートである。

第1例において、

21 U C P U .

2 4 以不挺発性RAM、

24aUSRAM.


24 b t E 2 PROM.

26はクロック充生器、

30はスタンパイ制如回路、


3 1 は電源電圧検出回路である。

代理人 弁理士 井 桁 貞 一



第1図示のマイクロコンピュータの動作説明用タイミングチャート

第 2 図



本発明マイクロコンピュータのプロック系統図

第 1 図